小互联中有大麻烦

在摩尔定律的边缘,连接组件越来越重要

4分钟读取
六根黑色短柱,中间有一根高柱,桥上两个浅灰色区域。

IBM和三星想出了一种方法来制造精细的钌互连(黑色),在它们之间有空气间隙(白色)。关键在于垂直连接(中心支柱)如何形成。

IBM

互连——那些有时是纳米宽的金属线,将晶体管连接到集成电路上的电路——需要进行重大检修。随着芯片工厂向摩尔定律的边缘迈进,互连也正成为该行业的瓶颈。

“在大约20-25年的时间里,铜一直是互连的首选金属。然而,我们正在达到铜的扩展速度正在放缓的地步,”IBM的克里斯·彭尼(Chris Penny)在上个月的国际计算机会议上对工程师们说IEEE国际电子器件会议(IEDM).这是一个机会替代导体.”

是一种领先的候选者,但根据IEDM 2022上报告的研究,这并不像把一种金属换成另一种那么简单。它们在芯片上形成的过程必须颠倒过来。这些新的连接将需要不同的形状和更高的密度。这些新的互连还需要更好的绝缘性能,以免信号衰减电容夺走它们所有的优势。

甚至连互联网络的去向也注定要改变,而且很快就会改变。但研究开始表明,这种转变带来的收益是有一定代价的。

钌,顶部通气孔和气隙

在铜的替代品中,钌已经获得了一批追随者。但研究表明,用于建造铜互连的旧公式对钌是不利的。铜互连是用一种叫做波纹的过程.首先,芯片制造商使用光刻技术在晶体管上方的绝缘介质上雕刻出互连的形状。然后,他们沉积了衬垫和屏障材料,防止铜原子漂移到芯片的其他部分,把事情搞砸。然后铜填充沟槽。事实上,它填满了它,所以多余的部分必须被抛光掉。

彭尼告诉IEDM的工程师们,所有这些额外的东西,衬垫和屏障,占据了互连体积的40- 50%。因此互连的导电部分正在变窄,特别是在互连层之间的超细垂直连接中,电阻增加。但IBM和三星的研究人员已经找到了一种方法,可以建立紧密间隔、低电阻的钌互连,不需要衬垫或种子。这种工艺被称为间隔剂辅助蚀刻SALELE,而且,顾名思义,它依赖于双重帮助极端的紫外线光刻技术.它没有填充沟槽,而是将钌互连层或金属蚀刻出来,然后用电介质填充缝隙。

研究人员利用又高又薄的水平互连实现了最佳的电阻。然而,这增加了电容,牺牲了好处。幸运的是,由于SALELE的构建方式垂直连接称为通孔在水平连接的顶部而不是底部,纤细的钌线之间的空间很容易充满空气,这是最好的绝缘体。Penny说,对于这些又高又窄的互连来说,“增加气隙的潜在好处是巨大的……线路电容可以减少30%。”

SALELE工艺“为1纳米及更远的工艺提供了路线图,”他说。

埋在地下的铁轨,背面的电力输送,还有热3D芯片

早在2024年,英特尔计划从根本上改变芯片上为晶体管供电的互连位置。这个方案叫做背面电力输送他们把电力输送互连网络移到硅下面,这样他们就能从下面接近晶体管。这有两个主要优点:它允许电流通过更宽、电阻更小的互连,从而减少功率损失。此外,它还为晶体管上方的信号传输互连腾出了空间,这意味着逻辑单元可以更小。(来自Arm和比利时纳米技术研究中心的研究人员Imec解释了一切在这里.)

IEDM 2022在美国,Imec的研究人员提出了一些公式,通过想方设法将电力输送网络的端点(即地下电力轨道)移动到更靠近晶体管的地方,而不破坏晶体管的电子特性,从而使后置电源更好地工作。但他们也发现了一个有点麻烦的问题,当用于3D堆叠芯片时,背面电源可能会导致热量积聚。

首先是好消息:当imec的研究人员探索埋在地下的电源轨道和晶体管之间需要多少水平距离时,答案几乎为零。为了确保晶体管不受影响,需要额外的处理周期,但他们表明,你可以在晶体管通道区域旁边建造轨道——尽管仍然在它下面几十纳米。这可能意味着更小的逻辑单元。

坏消息是:在不同的研究中,imec工程师模拟了未来同一CPU的几个版本。有些有今天使用的电力传输网络,称为前端电力传输,其中所有的互连,包括数据和电力,都是在硅之上的层中构建的。其中一些有背面的电力输送网络。其中一个是由两个cpu组成的3D堆栈,底部有背面电源,顶部有正面电源。

通过对二维cpu的仿真,验证了后端电源的优越性。例如,与正面传输相比,它将动力传输的损失减少了一半。瞬态电压下降不太明显。更重要的是,CPU面积缩小了8%。但是,背面芯片的最热部分比正面芯片的最热部分高出45%左右。可能的原因是后端电源需要将芯片变薄到需要连接到单独的硅片上才能保持稳定。这个键起到了阻挡热量流动的作用。

灰色的水平石板之间有许多彩色的柱子。研究人员测试了一个场景:一个带有后端供电网络的CPU(底部灰色)与另一个带有前端供电网络的CPU(顶部灰色)绑定。

真正的问题出现在3D IC上。顶部CPU必须从底部CPU获取能量,但通往顶部的漫长旅程有一些后果。虽然底部CPU的压降特性仍优于前端芯片,但顶部CPU在这方面的表现要差得多。3D IC的电源网络消耗的功率是单个前端芯片网络的两倍多。更糟糕的是,热量无法很好地逃离3D堆栈,底部芯片最热的部分几乎是单个前置CPU的2.5倍。顶部的CPU要冷一些,但也差不了多少。

imec的3D IC模拟确实有些不现实Rongmei陈IEDM的工程师如是说。将两个完全相同的cpu堆叠在一起是不太可能的。(在CPU上使用内存堆栈要常见得多)“这样的比较不太公平,”他说。但它确实指出了一些潜在的问题。

对话(0)

两家初创公司将光纤引入处理器

Avicena的蓝色微led在与Ayar实验室的激光系统的竞争中是一匹黑马

4分钟读取
漫射蓝光从有图案的表面穿过一个环照射出来。一条蓝色的缆绳从那里引出。

Avicena的微型led芯片有一天可以将计算机集群中的所有cpu连接在一起。

Avicena

如果CPU在首尔将一个字节的数据发送到布拉格的处理器,这些信息以光的形式覆盖了大部分距离,没有任何阻力。但是把这两个处理器放在同一个主板上,它们就需要通过消耗能量的铜进行通信,这会降低计算机内部的通信速度。两家硅谷创业公司,Avicena而且Ayar实验室美国正在对这一长期限制采取行动。如果他们最终成功地将光纤一路引入处理器,这可能不仅会加速计算,还可能重塑计算。

两家公司都在开发光纤连接技术chiplets这是一种小型芯片,旨在与cpu和共享封装中的其他数据密集型芯片共享高带宽连接。这两家公司都将在2023年加大产量,尽管我们可能还需要几年时间才能在市场上看到搭载这两款产品的电脑。

继续阅读↓ 显示更少
Baidu