然而，在最尖端的领域，该行业却陷入了困境。每一代新一代的超高密度芯片都需要一种新的制造工艺，其工业和技术的复杂性令人难以置信。这场斗争已经变得如此激烈，以至于研究人员现在常常不知道如何描述他们的进步指标。
例如，在12月的会议上，至于胡,FinFET的共同发明人，首先描绘了不久的未来。他说，很快，我们将开始看到14纳米和16纳米芯片的出现(第一个预计将由英特尔生产，预计将投入生产明年初)．然后他补充了一个警告，其随意的语气掩盖了其惊人的含义:“没有人再知道16纳米或14纳米意味着什么了。”
事实上，这在行业专家中已经成为一种相当普遍的说法。一位芯片设计专家告诉我，将测量值附加到芯片世代的做法“在很大程度上被营销人员劫持了”。分析师表示:“很多都是烟雾和镜子。Dan Hutcheson他说，这是为了掩盖芯片公司之间不断扩大的技术差距而设计的“spin”。
胡讨论的纳米图形被称为节点，由于缺乏更好的术语，它们是摩尔定律的里程标记。每个节点都标志着新一代芯片制造技术。这些年来节点名称的变化反映了逻辑芯片和存储芯片的稳步进步:数量越小，晶体管就越小，它们就越紧密地组合在一起，从而生产出密度更大的芯片，从而在每个晶体管的基础上降低成本。
但是节点名称和芯片尺寸之间的关系远不是那么简单。如今，一个特定的节点名称不像以前那样反映任何特定芯片功能的大小。在过去的一年里，节点名称的使用变得更加混乱，因为芯片代工厂准备推出14纳米和16纳米芯片，为智能手机制造商和其他客户定制，其密度不会超过上一代20纳米芯片。这可能只是暂时的小问题，是芯片密度提升过程中唯一的短暂停顿。但这是该领域令人困惑状态的象征。
摩尔定律，通过节点名称的稳步发展反映出来，可能看起来简单而不可阻挡。但如今，严重的制造和设计问题正迫使人们做出妥协，这些妥协有时令人清醒。一些分析人士认为，无论我们把下一代芯片称为什么，从旧到新的转变所带来的成本或性能回报已经不像过去那样高了。
“你说的14纳米是什么意思?”当我问安·斯蒂根的时候在7月的一次行业会议上，她被问及这个问题时，笑了笑，会意地笑了一下。“啊……名字有什么关系?”公司工艺技术开发高级副总裁Steegen问道Imec比利时研究中心。“事实上，不再那么多了。”
这种状况已经酝酿了近20年。曾几何时，节点名称几乎可以告诉您需要了解的关于芯片底层技术的所有信息。如果你用显微镜观察几家不同公司使用0.35微米工艺生产的微处理器，你会发现它们的产品都非常相似。
在20世纪90年代中期，当这种芯片处于最先进的状态时，0.35微米是可以在芯片上绘制的最佳特征的精确测量。这决定了诸如晶体管栅极长度、负责开关器件的电极等尺寸。因为栅极长度与切换速度直接相关，所以从老一代芯片切换到0.35微米处理器，你会很好地感受到性能的提升。术语“0.35微米节点”实际上是有意义的。
但大约在同一时间，性能和节点名称之间的联系开始中断。为了追求更高的时钟速度，芯片制造商扩大了他们的工具包。他们继续使用光刻技术在芯片上绘制电路元件和电线的图案，就像他们一直做的那样。但他们也开始蚀刻晶体管栅极的末端，使器件更短，从而更快。
一段时间后，“没有一个设计规则，人们可以指出并说，‘这定义了节点名称，’”英特尔的高级研究员马克·波尔说。该公司的0.13微米芯片于2001年首次亮相，晶体管门实际上只有70纳米长。尽管如此，英特尔称它们为0.13微米芯片，因为它们是下一个。由于缺乏更好的系统，业界或多或少地坚持了历史上的节点命名惯例。尽管晶体管测量的趋势正在改变，但制造商继续将器件封装得越来越紧密，每一代芯片的数量都是上一代的70%左右。(x和y尺寸减小30%对应晶体管所占面积减小50%，因此芯片上晶体管密度有可能增加一倍。)
随着晶体管变得越来越复杂，命名的趋势还在继续。经过多年积极的栅极修剪，简单的晶体管缩放在21世纪初达到了极限:使晶体管更小不再意味着它会更快或更少的耗电量．因此，英特尔和其他公司纷纷推出新技术，以帮助提高晶体管的性能。他们从应变工程通过向硅中添加杂质来改变晶体，这样可以在不改变晶体管物理尺寸的情况下提高速度。他们补充道新型绝缘和栅极材料．两年前，他们调整晶体管结构以创造更高效的FinFET，其载流通道伸出芯片平面。
在这一切过程中，节点名号继续向下漂移，晶体管的密度一代又一代地翻倍。但这些名称不再与任何特定芯片尺寸相匹配。玻尔说:“最小维度越来越小。”“但我是第一个承认我不能指出一个维度，即32纳米、22纳米或14纳米。有些维度比指定的节点名称小，而其他维度更大。”
转向finfet使得情况更加复杂。玻尔举例指出，英特尔目前最先进的22nm芯片，其FinFET晶体管的栅极长度为35nm，但翅片宽度仅为8nm。
当然，这是芯片制造商的观点。保罗·加吉尼，该基金会主席国际半导体技术路线图他说，节点一直都是由芯片背面第一层金属层上电线的接近程度来定义的，这一维度在DRAM和后来的闪存中得到了很好的反映，但在逻辑上却没有。
两个晶体管:芯片制造商正在从传统的平面晶体管(左)转向平面外晶体管(右)。英特尔在2011年推出了这种3d晶体管，现在已经开始广泛销售。GlobalFoundries、三星(Samsung)和台积电(Taiwan Semiconductor Manufacturing Co.)等领先的晶圆代工厂正在加大20纳米平面晶体管的生产。他们将在下一代电影中转向3d。插图:Emily Cooper
无论定义如何，节点名中的数字都具有持续下降。与此同时，晶体管门之间的距离和芯片背面最近的铜线之间的距离也缩短了。这两个特征都有助于定义芯片的密度，从而确定在单个硅片上可以生产多少来降低成本。
但是打印越来越精细的特征所固有的困难现在已经造成了损失。“当我们达到28纳米左右时，我们实际上已经突破了光刻工具的极限，”他说Subramani Kengeri他是GlobalFoundries负责先进技术架构的副总裁。GlobalFoundries是全球第二大芯片制造代工厂，仅次于台积电(Taiwan Semiconductor Manufacturing Co.)。
为了解决这个问题，肯格里和他的同事被迫采用了一种叫做双模式．它允许技术人员通过将单个模式步骤分成两个，依赖于两个步骤之间的轻微偏移，来对较小的特征进行模式。
英特尔使用该技术在其22纳米芯片上形成晶体管，但它坚持使用单一图案来制造最密集的金属层。该公司将该技术推向了极限，制造出了间距为80纳米的电线，这包括一根电线的宽度和下一根电线的间距。通过采用双重制程，GlobalFoundries和其他公司可以将20纳米芯片的间距降低到64纳米左右。但这一举措也带来了重大的代价:双图案芯片的制造时间更长，大大增加了成本。
将这项技术从20nm节点推广到14nm节点，意味着芯片制造商将不得不在芯片上制造更多的双层。因此，去年，肯格里和他的同事们首先宣布了芯片行业的发展:他们将阻止芯片行业的萎缩。GlobalFoundries的14纳米芯片系列，预计将于2014年开始生产，可能是代工世界上第一个FinFET晶体管。但该公司将使用与其20纳米芯片相同的布线密度来制造新芯片。“第一代FinFET基本上是重用所有这些，并将FinFET插入到该框架中，”Kengeri说。“在某种程度上，这真的是一个20纳米的FinFET。”尽管如此，该公司将这些芯片称为14纳米芯片，因为与20纳米芯片相比，它们的性能和能源效率大约提升了一代人。
Kengeri希望，通过暂停一代芯片的缩小，并专注于推出3d晶体管，GlobalFoundries将实现这一目标追赶英特尔该公司已经推出了22纳米芯片的3d设备。Kengeri说，GlobalFoundries的14纳米芯片密度并不比上一代芯片高，因此成本也差不多，但仍然是一个很大的进步。“我们的观点——我们的客户也同意——是，只要他们看到了这种价值，他们就不在乎技术叫什么或里面是什么。”
“这是一个颇有争议的举动，”他说威廉·阿诺德，首席科学家ASML该公司是全球最大的半导体制造设备制造商。“代工厂的客户，那些制造手机部件的人，对不能在性能改善的同时进行收缩表示非常怀疑。他们直言不讳地表示，他们对此并不满意。”
撇开晶圆代工厂的最新举动不谈，芯片市场仍或多或少地处于低迷状态每个节点的密度都翻倍安德鲁Kahng他是加州大学圣地亚哥分校的教授，也是高性能芯片设计方面的专家。但对于kang来说，节点名称的稳步发展掩盖了更深层次的问题。他说，“可用密度”(你可以在芯片上封装电路和电线的紧密程度)和“可实现密度”(你可以真正投入到有竞争力的商业产品中)之间是有区别的。
最先进芯片的绝对密度和功率水平迫使设计人员通过添加纠错电路、冗余、用于静态RAM单元故障的读写增强电路、跟踪和适应性能变化的电路以及处理多核架构的复杂内存层次结构来进行补偿。kang说，问题在于“所有这些额外的电路都会增加面积。”他的团队多年来一直在研究芯片的规格，并解构芯片的图像，他们得出了一个令人不安的结论:当你把这些电路考虑在内时，一代又一代的芯片密度不再是原来的两倍。事实上，kang的分析表明，从2007年开始，在过去的三代中，密度的提高已经接近1.6而不是2。这种较小的密度优势意味着更昂贵的芯片，而且它还会对性能产生影响，因为信号必须被驱动到更远的距离。kang说，这种不足是足够一致的，它可以被视为自己的规律。
这可能是一种可挽回的损失。到目前为止，Kahng说，芯片行业已经把跟上摩尔定律的步伐作为优先事项，确保制造商可以继续建立和发布新的产品系列，同时每18到24个月使用一个新的工艺。这意味着还没有时间去探索一些可以用来降低功耗或提高性能的设计技巧。他说:“当你按照这样的时间表工作时，你没有时间去优化事情。”他说，随着简单收缩的价值下降，芯片制造商应该能够重新审视他们的设计，并找到他们可能错过或留在切割车间的芯片改进方法。
什么时候会停止缩放?今天的制模技术依赖于193纳米激光，成本越来越高，而它的自然继承者，波长更短的极紫外光刻技术，已经拖延了很久．
kang表示，芯片制造商在短短几年内可能会面临更直接的布线斗争，因为他们试图将芯片密度降低到10纳米一代以上。每根铜线都需要一个包含屏蔽材料的护套，以防止金属渗入周围的材料，以及绝缘，以防止它与相邻的电线相互作用。为了有效地发挥作用，护套必须相当厚。这种厚度限制了导线的紧密程度，迫使铜线收缩，极大地提高了电阻和延迟，并极大地降低了性能。虽然研究人员正在探索替代材料，但尚不清楚它们是否能及时准备好，以跟上摩尔定律的稳定步伐。
许多业内人士目睹了一个又一个精彩的节目出现，却被新的发展所超越，他们不愿给出摩尔定律消亡的确切日期。阿斯麦公司的阿诺德说:“每一代都会有人说，我们正在走向衰退期的尽头。每一代都会有各种各样的改进。”我还没有看到路线图的尽头。”
但对于那些跟踪道路的人来说，那些英里标记开始变得相当模糊。
本文的一个版本最初以“心理医生的终结”为题发表。
乔伊Ikemoto
JT麦克米伦
